211service.com
Ny chiparkitektur kunne udvide Moores lov
I chipfremstillingsindustrien har den bedste måde at øge hastigheden af elektronik og gøre dem billigere altid været at krympe en chips transistorer for at skabe plads til flere. Men nu forsker ved Hewlett-Packard (HP) Labs har annonceret en radikalt anderledes tilgang: Et design, der skaber plads til otte gange flere transistorer på en chip, samtidig med at man undgår behovet for at gøre transistorerne mindre.
Disse nanoskala tværstænger, udviklet hos HP, kunne føre til en helt ny chiparkitektur, der ville forbedre chipydelsen uden at krympe transistorer. Tværstængerne skal placeres oven på transistorerne, og erstatte de ledningsforbindelser, der i øjeblikket findes mellem dem, og frigøre plads til flere transistorer.
I lang tid har vi i branchen været besat af denne idé om, at højere kapacitet [chips] og lavere omkostninger er lig med mindre transistorer, og vi har investeret hovedparten af vores indsats på dette område, siger Stanley Williams , senior fellow og direktør for kvantevidenskabelig forskning ved HP Labs. Den nye forskning, siger Williams, er det første bevis på, at det er muligt dramatisk at forbedre integrerede kredsløb uden at krympe transistorer.
Chipkomponenter er støt blevet mindre siden 1960'erne, efter Moores lov: forudsigelsen om, at integrerede kredsløb cirka hvert andet år vil fordoble i transistorkapacitet og hastighed. Ingeniører ved dog, at transistorstørrelsen vil nå sin fysiske grænse inden for det næste årti eller deromkring. HPs nye design kan forlænge Moores lov-år ud over det, siger Williams.
Problemet med nutidens chiparkitektur er, at en stor procentdel af silicium faktisk ikke bruges til transistorer. I stedet er meget af siliciumejendommen befolket med aluminium-trådforbindelser, der leverer strøm og instruktioner til kredsløbet. Så for at give plads til flere transistorer designede Williams og HP-forsker Greg Snider en chip med ledningerne ovenpå i stedet for mellem transistorerne. Forskningen vil blive offentliggjort i udgaven af 24. januar af Nanoteknologi .
Dette øverste lag af ledninger er baseret på en tværstangsstruktur – en slags nanoskala trådnet – som forskere ved HP Labs har udviklet til molekylære hukommelsesenheder siden 1990'erne. Ved hvert kryds i nettet, siger Williams, er der en kontakt, der styrer strømmen af elektroner til og fra transistoren under den.
HP-arbejdet følger forskning udført af Konstantin Likharev , professor i fysik ved Stony Brook University i New York, som først foreslog at forbinde ledninger oven på transistorer. Likharevs skema krævede imidlertid atomart manipulation af nanotrådene - en fremstilling umulighed, siger Williams. I modsætning hertil, siger Williams, har HP's design potentialet til nemt at blive integreret i en chipfremstillingsfacilitet.
I øjeblikket er HP-forskere ved at udvikle en laboratorieprototype ved hjælp af designet, og Williams forventer, at den er færdig ved udgangen af året. I 2010, siger han, skulle teknologien være klar til fremstilling.
Den første anvendelse af teknologien vil højst sandsynligt være i en type chip kaldet field-programmable gate arrays (FPGA'er), som har fleksibiliteten til at blive programmeret til at udføre en række forskellige opgaver. FPGA'er bruges typisk i designfasen af elektronik og kommunikationssystemer. Men når fejlene er løst ud af designet, erstatter producenterne FPGA'er med hurtigere, billigere chips kaldet applikationsspecifikke integrerede kredsløb (ASIC'er). At reducere størrelsen og omkostningerne ved FPGA'er og øge deres hastighed har potentialet til at flytte balancen mellem FPGA'er og ASIC'er, siger Williams.